在上海举行的IEEE国际电路与系统研讨会（ISCAS 2026）上，华为董事、半导体业务部总裁何庭波发表主旨演讲，正式提出名为“韬（τ）定律”的新理论。该理论主张以“时间缩微”替代传统的“几何缩微”，为半导体与电子系统的演进提供全新指导原则。这一突破性观点引发行业广泛关注，也为何庭波的职业生涯再添重要注脚。
根据何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》，传统摩尔定律通过缩小晶体管尺寸提升性能，但当制程推进至5纳米以下时，量子隧穿效应、漏电流问题以及光刻成本激增，导致物理极限与经济可行性双重瓶颈。华为提出的新路径不再聚焦晶体管面积缩小，而是将时间常数τ作为统一优化指标，通过压缩信号传播时延实现性能与集成度的双重提升。
华为披露的数据显示，基于“韬定律”的技术框架，过去六年已设计并量产381款芯片，覆盖智能手机、AI计算、汽车电子等核心领域。预计到2031年，高端芯片的晶体管密度将达到等效1.4纳米制程水平。作为该理论的核心技术之一，逻辑折叠技术将于2026年秋季在新一代麒麟芯片上完整落地，性能提升幅度显著。
何庭波的学术选择引发行业热议。其论文未提交至国际通行的arXiv平台，而是选择中国本土预印本平台ChinaXiv发布。有业内人士指出，这一转变折射出中国半导体领域正在构建独立于西方学术体系的传播通道。过去一年中，华为多次将半导体研究成果优先发布于ChinaXiv，此趋势愈发明显。
公开资料显示，这位1969年出生于湖南长沙的技术领袖，拥有北京邮电大学半导体物理与通信工程双学位及硕士学位。自1996年加入华为以来，她历任芯片开发、研究架构、供应链管理等关键岗位，从海思总裁到2012实验室负责人，最终执掌半导体业务部。在其带领下，华为半导体业务从初创部门成长为全球技术门类最全、深度最深的行业领导者。
经过二十余年发展，华为半导体已形成完整技术矩阵：涵盖SoC设计、高速模拟电路、射频技术、光电集成、先进封装等全链条能力，同时掌握CPU、GPU、NPU、网络处理器等全系列处理器技术。其产品组合包括麒麟应用处理器、鲲鹏通用处理器、昇腾AI处理器等标志性成果，广泛应用于通信、计算、消费电子等领域。
面对芯片工艺缩微困境，何庭波团队过去六年采用创新方法重新设计380余款芯片。这项系统性工程不仅突破技术封锁，更为华为产品体系重返全球市场提供关键支撑。从运营商网络到智能终端，从云计算到数字能源，半导体业务的突破成为华为多领域发展的技术基石。
