法国原子能委员会电子与信息技术实验室（CEA-Leti）在IEEE VLSI 2026研讨会上公布了一项突破性成果：通过优化铁电随机存取存储器（FeRAM）的电容器结构，成功在22纳米工艺节点实现了存储密度的大幅提升。这项技术使FeRAM的位单元密度达到标准SRAM的2.5倍，性能指标接近10纳米制程的SRAM水平，同时保留了非易失性存储器无需频繁刷新数据的优势，可显著降低移动设备的能耗。
传统FeRAM的微型化进程长期受限于平面电容器结构。由于存储单元尺寸主要由电容器而非选择晶体管决定，平面设计导致器件面积难以进一步压缩。CEA-Leti团队通过三维集成技术突破了这一瓶颈，采用垂直堆叠的电容器架构，在保持器件可靠性的前提下大幅缩小了位单元面积。这种设计特别针对端侧智能设备对高密度、低功耗存储的需求，为物联网、可穿戴设备等领域提供了新的解决方案。
研究团队展示了两种22纳米3D铁电电容器集成方案。其中4:1低深宽比方案实现了0.047平方微米的位单元面积，而17:1高深宽比方案更将这一指标压缩至0.0028平方微米。实验数据显示，高深宽比方案不仅突破了存储密度极限，还解决了传统FeRAM在初期循环中性能波动的问题。这种稳定性对于需要长期可靠运行的工业控制和汽车电子应用具有重要意义。
与动态随机存取存储器（DRAM）相比，FeRAM的非易失特性使其在断电后仍能保留数据，省去了持续刷新所需的电力消耗。CEA-Leti的这项技术通过结构创新，在保持非易失优势的同时，将存储密度提升至与易失性存储器竞争的水平。这种特性组合使其在需要快速读写且断电数据保护的场景中具有独特优势，例如智能卡、医疗植入设备和实时操作系统等领域。
技术团队指出，垂直电容器设计的实现依赖于对铁电材料沉积工艺的精确控制。通过优化原子层沉积参数，研究人员成功在三维结构中保持了铁电薄膜的均匀性和结晶质量。这种工艺创新不仅适用于22纳米节点，还可向更先进的制程延伸，为FeRAM在人工智能加速器、边缘计算等新兴领域的应用开辟了道路。目前该技术已完成原型验证，正在与产业伙伴探讨量产可行性。
