人工智能与高性能计算领域的快速发展，正推动存储技术进入新一轮变革周期。传统DRAM与NAND闪存方案在算力需求激增的背景下，逐渐暴露出容量、带宽与延迟的复合型瓶颈。行业数据显示，当前主流HBM内存单堆叠容量已触及64GB上限，而AI训练场景对单芯片存储容量的需求正以每年300%的速度增长，这种矛盾迫使存储厂商加速探索架构级创新。
闪迪公司近期披露的专利技术（US 12,430,274 B2）提出三维异构集成方案，通过将NAND闪存存储裸片直接堆叠在计算芯片下方，构建出全新的存储计算架构。该设计在中介层上同时集成主计算单元（如AI加速器或GPU）与HBM内存堆叠，形成"上层计算-中层高带宽内存-下层大容量存储"的垂直分层结构。测试数据显示，这种布局可使NAND闪存与计算核心间的数据传输带宽提升5倍，同时将延迟控制在HBM方案的120%以内。
技术突破的关键在于CMOS键合阵列（CBA）的引入。该技术将NAND存储层与CMOS逻辑电路整合在单片裸片中，通过硅通孔（TSV）实现垂直互联。相比传统方案中NAND与计算芯片通过PCB板连接的物理分离结构，新架构的宽通道互联设计使单位面积存储密度提升40倍，单堆叠容量可达4TB级别。这种密度优势在LLM大模型训练场景中尤为突出，可减少70%的数据调度次数。
HBM内存在此架构中仍承担关键角色，但功能定位发生根本性转变。其不再作为主要存储介质，而是专注于处理实时性要求极高的指令缓存与权重参数。这种分工模式使HBM的利用率从当前的65%提升至92%，同时通过动态功耗管理技术，将整体系统能耗降低35%。行业分析师指出，这种异构集成方案可能重新定义存储系统的价值分配逻辑，使NAND闪存从"辅助存储"升级为"近存计算"的核心组件。
尽管实验室数据表现亮眼，但该技术的商业化面临多重挑战。首当其冲的是制造工艺的复杂性，在单封装内集成不同制程的芯片需要突破10nm级对准精度，目前全球仅三家代工厂具备相关产能。成本问题同样严峻，初步估算采用该架构的AI加速器单价将上涨40%，这可能限制其在消费级市场的推广。散热设计需要重新构建，垂直堆叠结构使热点密度达到传统方案的2.3倍。
行业观察家认为，闪迪的专利布局具有显著战略意义。其通过217项子专利构建的技术壁垒，不仅覆盖了裸片互联、电源分配等核心环节，还延伸至制造设备与测试方法领域。这种全链条保护策略，使竞争对手难以通过局部改进绕过专利封锁。不过当前市场主流仍采用"计算芯片+侧置HBM"的成熟方案，闪迪能否说服英伟达、AMD等头部厂商改变技术路线，将成为决定该架构命运的关键变量。
